CIRCUITOS Y COMPONENTES DIGITALES

PUERTAS LÓGICAS

CIRCUITOS COMBINACIONALES

CIRCUITOS SECUENCIALES BÁSICOS
Biestables Asíncronos
Biestables Síncronos

CIRCUITOS SECUENCIALES INTEGRADOS
Contadores Asíncronos
Contadores Síncronos
Registros de Desplazamiento

EJERCICIOS DE ELECTRÓNICA DIGITAL

EJERCICIOS DE EDUCACIÓN SECUNDARIA
SELECTIVIDAD EXTREMADURA
SELECTIVIDAD MADRID

EJERCICIOS DE UNIVERSIDAD

COMBINACIONALES
SECUENCIALES

INICIO Y ENLACES

REGISTROS DE DESPLAZAMIENTO

Los registros de desplazamiento son circuitos donde la información de entrada se va desplazando en las salidas cuando se les aplica una señal de sincronismo; si se deja de enviar la señal de sincronismo, en la salida se mantiene la información anteriormente presente (memorizado).

La información de entrada se puede introducir en serie o en paralelo. La información de salida también se puede obtener en serie o en paralelo. Combinando estas formas de tratar la información de entrada y salida se obtienen diferentes tipos de registros: 1) entrada serie, salida serie; 2) entrada serie, salida paralelo; 3) entrada paralelo, salida serie; 4) entrada paralelo, salida paralelo.

Además de estos tipos, hay registros con varios tipo de entradas y salidas de tratamiento de la información a la vez.

Para explicar el funcionamiento de registros de desplazamiento vamos a ver los siguientes integrados:

74164 Registro de desplazamiento de entrada serie y salida serie o paralelo de 8 bits.

Posee una entrada de reloj y otra de habilitado general. Para la entrada de datos dispone de dos entradas unidas internamente a través de una puerta AND.

Pines:

La relación de pines de este integrado es la siguiente:

A, B: Pines de entrada serie al registro. La entrada al registro de este dispositivo la hace conectando internamente estas dos señales a través de
una puerta AND. Entradas sin inversión.

CLOCK: Pin de entrada de reloj. El desplazamiento de los datos se realiza a cada flanco ascendente de la señal de reloj. Entrada sin inversión.

CLEAR: Pin de puesta a cero de todas las salidas. Entrada con inversión.

QA...QH: Pines de salida paralelo. Son ocho pines de salidas sin inversión.

Funcionamiento:

Cuando el pin de puesta a cero CLEAR tiene un nivel lógico bajo, independientemente del estado del resto de entradas, las salidas pasarán a estar todas a cero. Si está a nivel lógico alto el resultado del AND de las dos entradas A y B será desplazado por cada salida desde QA hasta QH a cada flanco ascendente de la señal de reloj. Es decir, a cada flanco ascendente del reloj QA tomará el valor de la operación AB; QB el valor que tenía QA; QC el valor que tenía QB y así hasta QH que tomará el valor que tenía QG.

Al conectar la entrada B=1, la entrada A será la que proporciona la entrada en serie al registro. Si ponemos CLEAR a uno, después de 8 flancos ascendentes del reloj aparece en las salidas QA hasta QH la información introducida por A en cada flanco ascendente (salida paralelo). A partir de este octavo flanco de subida la salida QH representa la entrada A con un retraso de 8 pulsos (salida serie).

74195 Registro de desplazamiento de 4 bits con acceso paralelo.

Posee tratamiento de la información de entrada en serie y paralelo y de la salida también en serie y paralelo.

Pines:

La relación de pines de este integrado es la siguiente:

A, B, C y D: Pines de entrada paralelo al registro. Entradas sin inversión.

J, noK: Pines de entrada serie. Una entrada sin inversión y otra con inversión.

CLOCK: Pin de entrada de reloj. El desplazamiento de los datos se realiza a cada flanco ascendente de la señal de reloj. Entrada sin inversión.

CARGA: Pin de entrada para seleccionar tratamiento de la información de entrada en serie o en paralelo.

CLEAR: Pin de puesta a cero de todas las salidas. Entrada con inversión.

QA, QB, QC y QD: Pines de salida paralelo. Son cuatro pines de salidas sin inversión.

noQD: Pin de salida. Salida con inversión.

Funcionamiento:

Cuando el pin de puesta a cero CLEAR tiene un nivel lógico bajo, independientemente del estado del resto de entradas, las salidas pasarán a estar todas a cero. Si está a nivel lógico alto el registro puede trabajar en dos modos de funcionamiento diferentes:

- Carga en paralelo; se aplican los 4 bits de datos a las entradas A, B, C y D y forzando la entrada CARGA a nivel bajo. Estos datos aparecen en las salidas QA, QB, QC y QD, respectivamente, después del siguiente flanco de subida de la señal de reloj. Durante la carga en paralelo queda inhibido el desplazamiento.
- Desplazamiento; la entrada CARGA debe estar a nivel alto. El dato serie se aplica a las entradas J-noK. Estas entradas permiten utilizar la primera etapa de salida QA como un biestable J-noK, D o T. A cada flanco ascendente de la señal de reloj los datos de entrada serán desplazados por cada salida desde QA hasta QD . Es decir, a cada flanco ascendente del reloj QA tomará el valor resultante del biestable J-noK; QB el valor que tenía QA; QC el valor que tenía QB y QD el de QC.