CIRCUITOS Y COMPONENTES DIGITALES

PUERTAS LÓGICAS

CIRCUITOS COMBINACIONALES

CIRCUITOS SECUENCIALES BÁSICOS
Biestables Asíncronos
Biestables Síncronos

CIRCUITOS SECUENCIALES INTEGRADOS
Contadores Asíncronos
Contadores Síncronos
Registros de Desplazamiento

EJERCICIOS DE ELECTRÓNICA DIGITAL

EJERCICIOS DE EDUCACIÓN SECUNDARIA
SELECTIVIDAD EXTREMADURA
SELECTIVIDAD MADRID

EJERCICIOS DE UNIVERSIDAD

COMBINACIONALES
SECUENCIALES

INICIO Y ENLACES

BIESTABLES ASÍNCRONOS

BIESTABLE R-S ASÍNCRONO

BIESTABLE R-S ACTIVO AL NIVEL ALTO.

Dispone de dos entradas denominadas R y S y dos salidas Q y Q´, complementadas (directa y negada). La entrada S pone a 1 la salida directa Q y la entrada R la pone a 0.

La tabla de verdad, el circuito y el cronograma del biestable R-S activo a nivel alto es:

En una puerta NOR su salida es forzada a 0 cuando una de sus entradas es 1; por ello cuando R y S valen 1 las dos a la vez, las salidas Q y Q´ son 0 las dos a la vez; lo cual contradice el postulado del Álgebra de Boole en el que una variable y su complemnetada no pueden tomar el mismo valor. Por ello, la combinación R=1 y S=1 no está permitido utilizarla en este biestable.

BIESTABLE R-S ACTIVO AL NIVEL BAJO.

Dispone de dos entradas denominadas R´ y S´ y dos salidas Q y Q´, complementadas (directa y negada). La entrada S´, cuando toma el valor 0, pone a 1 la salida directa Q y la entrada R´,cuando toma el valor 0, la pone a 0.

La tabla de verdad, el circuito y el cronograma del biestable R-S activo a nivel bajo es:

En una puerta NAND su salida es forzada a 1 cuando una de sus entradas es 0; por ello cuando R´=0 y S´=0, las salidas Q y Q´ son 1 las dos a la vez; lo cual contradice el postulado del Álgebra de Boole en el que una variable y su complemnetada no pueden tomar el mismo valor. Por ello, la combinación R´=0 y S´=0 no está permitido utilizarla en este biestable.

BIESTABLE J-K ASÍNCRONO.

Dispone de dos entradas denominadas J y K y dos salidas Q y Q´, complementadas (directa y negada). Si ambas entradas están a nivel bajo (0) la salida directa Q se mantiene en el estado anterior. Si las entradas son distintas, Q toma el mismo valor que la entrada J y cuando ambas entradas están a nivel alto (1) la salida Q toma el valor de su estado anterior complementado (basculamiento).

Es decir, se diferencia del biestable R-S en que ya no existe zona no permitida, si no zona de basculamiento cuando J=K=1. Este basculamiento es inestable, produciéndose una oscilación incontrolada en la salida Q (depende de la velocidad de cambio en las puertas) mientras se mantiene en las entradas J=K=1.

La tabla de verdad de este circuito biestable J-K asíncrono es la siguiente:

 

ENTRADAS SALIDAS
J
K
Qt
Qt+1
Q´t+1
SIGNIFICADO
0
0
0
0
1
Estado anterior
0
0
1
1
0
Estado anterior
0
1
0
0
1
Puesta a cero
0
1
1
0
1
Puesta a cero
1
0
0
1
0
Puesta a uno
1
0
1
1
0
Puesta a uno
1
1
0
1
0
Basculamiento
1
1
1
0
1
Basculamiento

Qt : salida directa en el instante t.

Qt+1:salida directa en un instante posterior a t.

Se puede obtener el circuito del biestable J-K determinando las expresiones de salida mediante el método de Karnaugh: en una tabla colocamos las combinaciones de las entradas J y K en una fila y la Qt en la columna. Las combinaciones de J y K no pueden cambiar de estado lógico las dos a la vez en dos columnas consecutivas del mapa.

Qt JK 00 01 11 10
0
0
0
1
1
1
1
0
0
1

El mapa de Karnaugh no es más que la tabla de verdad dispuesta de otra manera.

Simplificación: seleccionamos los "1"s del mapa de tal manera que los asociemos adyacentes en potencias de 2 ( 1, 2, 4, 8, etc), con las asociaciones más grandes posibles y la menor cantidad de ellas, sin dejar ningún "1" sin seleccionar. Los "1"s pueden pertenecer a varias asociaciones y las dos columnas de los extremos son adyacentes entre sí.

En las asociaciones elegidas las entradas que cambian de estado se eliminan de la combinación:

En los dos "1"s horizontales de las esquinas es J quien cambia:
K´Qt
En los horizontales de la derecha es K quien cambia:
JQt´

Por tanto, la salida Qt+1 simplificada es: Qt+1

El circuito lógico, la tabla reducida y el cronograma del biestable J-K asíncrono son: