En los biestables síncronos las salidas cambian con las entradas y cuando se les aplica una señal de reloj. Por tanto, las señales de salida están controladas por una señal de sincronismo, validándose cuando es activada esta señal de sincronismo.

Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la señal de reloj se dice que son activadas por nivel. Cuando se produce las validaciones de las señales cuando la señal de reloj cambia de estado, se dice que son activadas por flanco: flanco de subida (cambio de nivel bajo a alto) y flanco de bajada (cambio de nivel alto a bajo).

BIESTABLE R-S SÍNCRONO ACTIVADO POR NIVEL.

El biestable R-S síncrono se obtiene partiendo del biestable R-S asíncrono y añadiendo puertas AND a la entrada del circuito. Cuando la entrada de reloj está a nivel 0, las salidas de las puertas AND son 0 y por tanto, las entradas al circuito biestable se bloquean a 0 y 0, manteniéndose los valores de la salida. Cuando la entrada de reloj está a nivel 1, las salidas de las puertas AND valen lo mismo que R y S, realizándose la función del biestable.

Además, el biestable presenta dos entradas asíncronas PRESET (puesta a uno) y CLEAR (puesta a cero), que actúan independientemente de la señal de reloj. Como en los biestables RS asíncronos, si las entradas PRESET y CLEAR están a nivel uno a la vez (en los biestables con puertas NOR) las salidas Q y toman el mismo valor, lo que no está permitido.

BIESTABLE JK MASTER SLAVE.

Consta de dos biestables RS, uno es el maestro y otro el esclavo. Cuando el reloj está a nivel alto 1, las puertas AND 1 y 2 permiten el paso de las señales de entrada J-K al primer biestable RS (maestro), pero cuando el reloj está a nivel bajo 0 estas puertas AND no permiten el paso de las entradas J-K. En el segundo biestable RS (esclavo) sucede lo contrario debido a la inversión de la señal de reloj: cuando el reloj está a nivel alto 1, las puertas AND 2 y 3 no permiten el paso de las señales de salida del maestro al esclavo, pero cuando el reloj está a nivel bajo 0 estas puertas AND sí permiten el paso de las salidas del maestro al esclavo. Por tanto, durante el nivel alto del reloj el maestro cambia su información según las entradas J-K, estando bloqueado el esclavo con la última salida que tenía; y durante el nivel bajo de reloj se bloquea el maestro y la información de éste pasa al esclavo. De esta manera, la información se obtiene a la salida en cada flanco de bajada.

Algunos circuitos integrados de la familia TTL que contienen biestables J-K síncronos son:

7472 Biestable J-K maestro-esclavo, con puertas AND, puesta a cero y puesta a uno.

La relación de pines de este integrado es la siguiente:

J1, J2, J3: Pines de entrada a una puerta AND cuya salida es J. Entradas sin inversión. J=J1*J2*J3.

K1, K2, K3: Pines de entrada a una puerta AND cuya salida es K. Entradas sin inversión. K=K1*K2*K3.

: Pin de entrada de reloj. La báscula se dispara o cambia de estado en los niveles altos del reloj. Entrada con inversión.

: Pin de puesta a cero asíncrona. Si se introduce un nivel lógico bajo en este pin se pone a cero la salida Q. Entrada con inversión.

: Pin de puesta a uno asíncrona. Si se introduce un nivel lógico bajo en este pin se pone a uno la salida Q. Entrada con inversión.

Q: Pin de salida Q. Salidas sin inversión.

: Pin de salida ..

Funcionamiento:

Cuando las entradas y están a la vez a nivel bajo se produce un estado no permitido, donde las señales de salida Q y toman el mismo valor 1, al igual que ocurría en los biestables R-S.

7473 Doble Biestable J-K con puesta a cero.

La relación de pines de este integrado es la siguiente:

1J, 2J: Pines de entrada a cada biestable. Entradas sin inversión.

1K, 2K: Pines de entrada a cada biestable. Entradas sin inversión.

: Pin de entrada de reloj. La báscula se dispara o cambia de estado en los niveles altos del reloj. Entrada con inversión.

: Pin de puesta a cero asíncrona. Si se introduce un nivel lógico bajo en este pin se pone a cero la salida Q. Entrada con inversión.

1Q, 2Q: Pines de salida Q de cada biestable. Salidas sin inversión.

1, 2 : Pines de salida de cada báscula.

Funcionamiento:

74LS76 Doble Biestable J-K con puesta a cero.

La relación de pines de este integrado es la siguiente:

1J, 2J: Pines de entrada a cada biestable. Entradas sin inversión.

1K, 2K: Pines de entrada a cada biestable. Entradas sin inversión.

1, 2: Pines de entrada de reloj de cada biestable. La báscula se dispara o cambia de estado en los flancos de bajada del reloj. Entrada con inversión.

1, 2: Pines de puesta a cero asíncrona de cada biestable. Si se introduce un nivel lógico bajo en este pin se pone a cero la salida Q. Entrada con inversión.

1, 2: Pines de puesta a uno asíncrona de cada biestable. Si se introduce un nivel lógico bajo en este pin se pone a uno la salida Q. Entrada con inversión.

1Q, 2Q: Pines de salida Q de cada biestable. Salidas sin inversión.

1, 2 : Pines de salida de cada biestable.

Funcionamiento:

Cuando las entradas y están a la vez a nivel bajo se produce un estado no permitido, donde las señales de salida Q y toman el mismo valor.

BIESTABLE TIPO D ACTIVO POR NIVEL.

En este tipo de biestables cuando la señal de reloj es activa (nivel alto del reloj) la salida toma el valor de la entrada D y cuando la señal de reloj no es activa (nivel bajo del reloj) la salida permanece invariable (memorizada).

Se puede realizar este biestable a partir del biestable R-S síncrono con la entrada R la invertida de D y la entrada S igual a D. De esta forma R y S no pueden ser nunca iguales, evitando el estado no permitido del biestable R-S.

74HC74 2 biestables tipo D con puesta a cero y a uno.

Este circuito integrado posee dos biestables del tipo D con puesta uno y puesta a cero disparadas por flanco de subida del reloj. El funcionamiento de los dos es idéntico pero se trata de dos dispositivos independientes.

Pines:

La relación de pines de este integrado, sabiendo que los pines referenciados con un 1 por delante pertenecen al primer dispositivo y los referenciados con un 2 por delante pertenecen al segundo, es la siguiente:

1D, 2D: Pines de entrada D de cada biestable. Entradas sin inversión.

1CK, 2CK: Pines de entrada de reloj. Los biestables se disparan o cambian de estado con cada pulso ascendente del reloj. Entradas sin inversión.

1, 2: Pines de puesta a uno de cada biestable. Entradas con inversión.

1, 2: Pines de puesta a cero de cada biestable. Entradas con inversión.

1Q, 2Q: Pines de salida Q. Salidas sin inversión.

1, 2: Pines de salida . Salidas con inversión.

Funcionamiento:

Un nivel lógico bajo en la entrada pone a cero el biestable sin tener en cuenta el estado de la entrada D. Un nivel lógico bajo en la entrada pone a uno el biestable sin tener en cuenta el estado de la entrada D. Cuando las entradas y están a la vez a nivel bajo se produce un estado no permitido, donde las señales de salida Q y toman el mismo valor. Cuando D está activo a nivel alto, el dato del pin de entrada D es transferido a las salidas (Q, ) cuando se produzca el flanco ascendente del reloj (CK).

BIESTABLE TIPO T ACTIVO POR FLANCO DE BAJADA.

En este tipo de biestables cuando la señal de reloj es activa (flanco de bajada del reloj) si T=0 las salidas permanecen iguales a su estado anterior y si T=1 las salidas cambian a su valor complementado; y cuando la señal de reloj no es activa la salida permanece invariable (memorizada).

Se puede realizar este biestable a partir del biestable J-K síncrono con las entradas J y K unidas e iguales a T. De esta forma J y K no pueden ser nunca distintas, eliminándose esta posibilidad de la tabla de verdad del biestable J-K.