Avanzada

Navegación temática:

Ejercicios de electrónica analógica, digital, general y física.

Analógica

Digital:

Electrónica General:

↯ Física

  1. Campo Eléctrico
  2. Dieléctricos. Dipolo Eléctrico
  3. Circuitos Eléctricos. Análisis de Redes
  4. Campo Magnético
  5. Fenómenos Transitorios
  6. Régimen Estacionario Senoidal
  7. El diodo de unión
[ ⑀ ] E+Biestable J-K asíncrono
  • Ficha CompletaRef.: figvhl3-12_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2414
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Biestable J-K asíncrono (tabla de verdad)
  • Ficha CompletaRef.: figvhl3-12_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2173
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] Cambio de nivel activo del reloj de un biestable RS activo por nivel alto de reloj.
  • Ficha CompletaRef.: 03w1_08
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
  • ◕ Tamaño (bytes): 29838
  • Última actualización: 2004-07-26
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 87 ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03rl0__06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2466
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03cl0__06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 12153
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03sl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2095
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03vhl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2160
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03w0_06
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
  • ◕ Tamaño (bytes): 55412
  • Última actualización: 2004-07-26
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 82 ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03cl0__04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 11086
  • Última actualización: 2006-06-10
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03cvl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2256
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

© UNED 2008 | ℹ Ayuda | ⌂ uned.es