Avanzada

Navegación temática:

Ejercicios de electrónica analógica, digital, general y física.

Analógica

Digital:

Electrónica General:

↯ Física

  1. Campo Eléctrico
  2. Dieléctricos. Dipolo Eléctrico
  3. Circuitos Eléctricos. Análisis de Redes
  4. Campo Magnético
  5. Fenómenos Transitorios
  6. Régimen Estacionario Senoidal
  7. El diodo de unión
[ ⑀ ] E+Descripción algorítmica de una puerta AND de 2 entradas
  • Ficha CompletaRef.: faq18
  • Descripción: Se trata del esquema de un circuito propuesto que se estudia en el Capítulo de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1743
  • Última actualización: 2003-02-21
  • Tema:
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por nivel construido a partir de un inversor lógico.
  • Ficha CompletaRef.: 07rl0__04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3589
  • Última actualización: 2006-06-28
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable construido a partir de un amplificador operacional.
  • Ficha CompletaRef.: 07rl0__03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 4068
  • Última actualización: 2006-06-29
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito derivador RC.
  • Ficha CompletaRef.: 07rl0__02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2625
  • Última actualización: 2006-06-27
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito para estudiar la carga y descarga de un Condensador.
  • Ficha CompletaRef.: 07rl0__01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 4181
  • Última actualización: 2006-06-27
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Sumador de dos datos con dos dígitos en BCD, haciendo uso de contadores binarios.
  • Ficha CompletaRef.: 06sl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3422
  • Última actualización: 2006-06-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que registra datos y los contabiliza, con circuitos comerciales integrados.
  • Ficha CompletaRef.: 06sl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3280
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que registra datos y los contabiliza, con circuitos comerciales integrados.
  • Ficha CompletaRef.: 06rl0__01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 5882
  • Última actualización: 2006-06-25
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada.
  • Ficha CompletaRef.: 05vhl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2254
  • Última actualización: 2006-08-11
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.
  • Ficha CompletaRef.: 05vhl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 4166
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Problema resuelto 5.3
  • Ficha CompletaRef.: 05vhl0_00_03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2282
  • Última actualización: 2006-07-22
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada.
  • Ficha CompletaRef.: 05vhl0_00_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2392
  • Última actualización: 2006-07-22
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.
  • Ficha CompletaRef.: 05vhl0_00_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2478
  • Última actualización: 2006-07-20
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada.
  • Ficha CompletaRef.: 05sl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 4195
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por flanco construido a partir de inversores lógicos.
  • Ficha CompletaRef.: 07rl0__05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3515
  • Última actualización: 2006-07-02
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por flanco de bajada con un integrado de la biblioteca EWB.
  • Ficha CompletaRef.: 07rl0__06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3317
  • Última actualización: 2006-06-29
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.
  • Ficha CompletaRef.: 07rl0__07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2295
  • Última actualización: 2006-06-29
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Multivibrador astable integrado basado en el circuito integrado 555.
  • Ficha CompletaRef.: 07sl0_09e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2320
  • Última actualización: 2006-06-26
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Multivibrador astable basado en una red RC sobre un comparador Trigger Schmitt CMOS.
  • Ficha CompletaRef.: 07sl0_08e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3060
  • Última actualización: 2006-06-26
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.
  • Ficha CompletaRef.: 07sl0_07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3133
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por flanco de bajada con un integrado de la biblioteca EWB.
  • Ficha CompletaRef.: 07sl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3245
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por flanco construido a partir de inversores lógicos.
  • Ficha CompletaRef.: 07sl0_05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2804
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable disparado por nivel construido a partir de un inversor lógico.
  • Ficha CompletaRef.: 07sl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3227
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable construido a partir de un amplificador operacional.
  • Ficha CompletaRef.: 07sl0_03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2560
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito derivador RC.
  • Ficha CompletaRef.: 07sl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3076
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito para estudiar la carga y descarga de un Condensador.
  • Ficha CompletaRef.: 07sl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3353
  • Última actualización: 2006-06-27
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable a partir del 555, con un circ. diferenciador para los impulsos de disparo.
  • Ficha CompletaRef.: 07rl0__11e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2285
  • Última actualización: 2006-07-01
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable construido a partir del circuito integrado 555.
  • Ficha CompletaRef.: 07rl0__10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2674
  • Última actualización: 2006-07-01
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Multivibrador astable integrado basado en el circuito integrado 555.
  • Ficha CompletaRef.: 07rl0__09e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3055
  • Última actualización: 2006-06-30
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Multivibrador astable basado en una red RC sobre un comparador Trigger Schmitt CMOS.
  • Ficha CompletaRef.: 07rl0__08e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3100
  • Última actualización: 2006-06-30
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.
  • Ficha CompletaRef.: 05sl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2181
  • Última actualización: 2006-07-22
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada.
  • Ficha CompletaRef.: 05rl0__02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2427
  • Última actualización: 2006-06-20
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable T síncrono activo por flanco de bajada.
  • Ficha CompletaRef.: 03vhl0_07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2865
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03vhl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2160
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.
  • Ficha CompletaRef.: 03vhl0_05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2730
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..2
  • Ficha CompletaRef.: 03vhl0_05_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1713
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..1
  • Ficha CompletaRef.: 03vhl0_05_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2352
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03vhl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2289
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.
  • Ficha CompletaRef.: 03vhl0_03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2511
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..2
  • Ficha CompletaRef.: 03vhl0_03_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2297
  • Última actualización: 2006-07-20
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..1
  • Ficha CompletaRef.: 03vhl0_03_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2403
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..2
  • Ficha CompletaRef.: 03vhl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 110
  • Última actualización: 2006-06-13
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..2
  • Ficha CompletaRef.: 03vhl0_02_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2143
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..1
  • Ficha CompletaRef.: 03vhl0_02_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1859
  • Última actualización: 2006-07-18
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..1
  • Ficha CompletaRef.: 03vhl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1695
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que permite el cambio de nivel a flanco de subida activo de una señal.
  • Ficha CompletaRef.: 03vhl0_09e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2460
  • Última actualización: 2006-06-15
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que permite el cambio de nivel a flanco de bajada activo de una señal.
  • Ficha CompletaRef.: 03vhl0_10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2342
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que permite el cambio de nivel a ambos flancos activos de una señal.
  • Ficha CompletaRef.: 03vhl0_11e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2054
  • Última actualización: 2006-06-15
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.
  • Ficha CompletaRef.: 05rl0__01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2994
  • Última actualización: 2006-06-20
  • Tema: Circuitos Secuenciales. Sistemas Síncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Descripción por flujo de datos de una puerta AND+XOR
  • Ficha CompletaRef.: faq20
  • Descripción: Se trata del esquema de un circuito propuesto que se estudia en el Capítulo de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1381
  • Última actualización: 2002-11-19
  • Tema:
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra. (soluc. alternativa)
  • Ficha CompletaRef.: 04vhl0_02pe
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2632
  • Última actualización: 2006-07-20
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.
  • Ficha CompletaRef.: 04vhl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2296
  • Última actualización: 2006-06-16
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD
  • Ficha CompletaRef.: 04vhl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2684
  • Última actualización: 2006-06-16
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .2
  • Ficha CompletaRef.: 04vhl0_01_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2172
  • Última actualización: 2006-07-20
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .1
  • Ficha CompletaRef.: 04vhl0_01_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2237
  • Última actualización: 2006-06-16
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.
  • Ficha CompletaRef.: 04sl0_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2254
  • Última actualización: 2006-06-16
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD
  • Ficha CompletaRef.: 04sl0_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2556
  • Última actualización: 2006-06-15
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.
  • Ficha CompletaRef.: 04rl0__02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3326
  • Última actualización: 2006-06-18
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .2
  • Ficha CompletaRef.: 04rl0__01_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3161
  • Última actualización: 2006-06-18
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .1
  • Ficha CompletaRef.: 04rl0__01_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2515
  • Última actualización: 2006-06-18
  • Tema: Circuitos Secuenciales. Sistemas Asíncronos
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de capacidad con contadores síncronos comerciales
  • Ficha CompletaRef.: figvhl6-34e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2413
  • Última actualización: 2006-09-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable construido a partir del circuito integrado 555.
  • Ficha CompletaRef.: 07sl0_10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3035
  • Última actualización: 2006-06-27
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Monoestable a partir del 555, con un circ. diferenciador para los impulsos de disparo.
  • Ficha CompletaRef.: 07sl0_11e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3150
  • Última actualización: 2006-06-26
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito generador/detector de paridad CI 74180
  • Ficha CompletaRef.: figvhl2-42_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2178
  • Última actualización: 2006-07-07
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un generador de paridad de 8 bits (segunda configuración)
  • Ficha CompletaRef.: figvhl2-39_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2740
  • Última actualización: 2006-06-17
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un generador de paridad de 8 bits (primera configuración)
  • Ficha CompletaRef.: figvhl2-39_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2148
  • Última actualización: 2006-06-18
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un generador de paridad
  • Ficha CompletaRef.: figvhl2-38e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1216
  • Última actualización: 2008-03-31
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits
  • Ficha CompletaRef.: figvhl2-37e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3073
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits (2º caso)
  • Ficha CompletaRef.: figvhl2-37ae
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2982
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuitos integrados comerciales comparadores de magnitud
  • Ficha CompletaRef.: figvhl2-36e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2232
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un comparador de 2 bits (soluc. alternativa 3)
  • Ficha CompletaRef.: figvhl2-35ae
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3120
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un comparador de 2 bits (soluc. alternativa 2)
  • Ficha CompletaRef.: figvhl2-35_03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2142
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un comparador de 2 bits (soluc. alternativa)
  • Ficha CompletaRef.: figvhl2-35_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2220
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito lógico de un comparador de 2 bits
  • Ficha CompletaRef.: figvhl2-35_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2123
  • Última actualización: 2006-07-07
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Conexionado serie de RBI y RBO para excitar display con blanqueo en la parte entera
  • Ficha CompletaRef.: figvhl2-27e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3102
  • Última actualización: 2006-07-09
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Disposición y conexionado de los segmentos de un display (3er caso)
  • Ficha CompletaRef.: figvhl2-26_03e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2373
  • Última actualización: 2006-06-17
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito generador/detector de paridad CI 74180 (2º caso)
  • Ficha CompletaRef.: figvhl2-42_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2645
  • Última actualización: 2006-07-07
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Biestable J-K asíncrono
  • Ficha CompletaRef.: figvhl3-12_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2414
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Biestable J-K asíncrono (tabla de verdad)
  • Ficha CompletaRef.: figvhl3-12_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2173
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador síncrono comercial
  • Ficha CompletaRef.: figvhl6-33e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2721
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador de módulo 7
  • Ficha CompletaRef.: figvhl6-32e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3050
  • Última actualización: 2006-09-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador decimal de 0 a 99
  • Ficha CompletaRef.: figvhl6-31e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2338
  • Última actualización: 2006-09-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Contadores BCD natural comerciales 7490, 7492 y 7493
  • Ficha CompletaRef.: figvhl6-29e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2527
  • Última actualización: 2006-09-17
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador con preselección
  • Ficha CompletaRef.: figvhl6-28e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2203
  • Última actualización: 2006-09-17
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador reversible asíncrono
  • Ficha CompletaRef.: figvhl6-23e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2138
  • Última actualización: 2006-09-17
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un descontador síncrono BCD natural
  • Ficha CompletaRef.: figvhl6-20e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2997
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador asíncrono BCD 5421
  • Ficha CompletaRef.: figvhl6-16e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2054
  • Última actualización: 2006-08-11
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito de un contador síncrono BCD natural
  • Ficha CompletaRef.: figvhl6-13e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3812
  • Última actualización: 2006-09-17
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un registro de desplazamiento en anillo
  • Ficha CompletaRef.: figvhl6-07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2753
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema del cicuito de un registro de desplazamiento universal
  • Ficha CompletaRef.: figvhl6-06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2499
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema del circuito de carga paralelo de un registro de desplazamiento
  • Ficha CompletaRef.: figvhl6-05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2381
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un registro de entrada serie
  • Ficha CompletaRef.: figvhl6-02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2763
  • Última actualización: 2006-09-19
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Disposición y conexionado de los segmentos de un display (2º caso)
  • Ficha CompletaRef.: figvhl2-26_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2376
  • Última actualización: 2006-06-17
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Disposición y conexionado de los segmentos de un display
  • Ficha CompletaRef.: figvhl2-26_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 1789
  • Última actualización: 2008-03-31
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema de un contador reversible asíncrono
  • Ficha CompletaRef.: figrl6-23e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2720
  • Última actualización: 2006-06-21
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema del circuito de un descontador síncrono BCD natural
  • Ficha CompletaRef.: figrl6-20e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3661
  • Última actualización: 2006-06-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Esquema del circuito de un contador asíncrono BCD 5421
  • Ficha CompletaRef.: figrl6-16e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2535
  • Última actualización: 2006-06-21
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito de un contador síncrono BCD natural
  • Ficha CompletaRef.: figrl6-13e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3091
  • Última actualización: 2006-06-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de un decodificador a 16 salidas
  • Ficha CompletaRef.: figrl2-29e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3495
  • Última actualización: 2006-06-09
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de un multiplexor a 32 entradas
  • Ficha CompletaRef.: figrl2-10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2881
  • Última actualización: 2006-06-08
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

© UNED 2008 | ℹ Ayuda | ⌂ uned.es