Repositorio de Objetos de aprendizaje de Electrónica

[ ⑀ ] E+Multivibrador astable integrado basado en el circuito integrado 555.

Ficha CompletaRef.: 07sl0_09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2320
Última actualización: 2006-06-26
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Multivibrador astable basado en una red RC sobre un comparador Trigger Schmitt CMOS.

Ficha CompletaRef.: 07sl0_08e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3060
Última actualización: 2006-06-26
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.

Ficha CompletaRef.: 07sl0_07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3133
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable disparado por flanco de bajada con un integrado de la biblioteca EWB.

Ficha CompletaRef.: 07sl0_06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3245
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable disparado por flanco construido a partir de inversores lógicos.

Ficha CompletaRef.: 07sl0_05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2804
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable disparado por nivel construido a partir de un inversor lógico.

Ficha CompletaRef.: 07sl0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3227
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable construido a partir de un amplificador operacional.

Ficha CompletaRef.: 07sl0_03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2560
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Descripción algorítmica de una puerta AND de 2 entradas

Ficha CompletaRef.: faq18
Descripción: Se trata del esquema de un circuito propuesto que se estudia en el Capítulo de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1743
Última actualización: 2003-02-21
Tema:
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito derivador RC.

Ficha CompletaRef.: 07sl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3076
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito para estudiar la carga y descarga de un Condensador.

Ficha CompletaRef.: 07sl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3353
Última actualización: 2006-06-27
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable a partir del 555, con un circ. diferenciador para los impulsos de disparo.

Ficha CompletaRef.: 07rl0__11e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2285
Última actualización: 2006-07-01
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable construido a partir del circuito integrado 555.

Ficha CompletaRef.: 07rl0__10e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2674
Última actualización: 2006-07-01
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Multivibrador astable integrado basado en el circuito integrado 555.

Ficha CompletaRef.: 07rl0__09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3055
Última actualización: 2006-06-30
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Multivibrador astable basado en una red RC sobre un comparador Trigger Schmitt CMOS.

Ficha CompletaRef.: 07rl0__08e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3100
Última actualización: 2006-06-30
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.

Ficha CompletaRef.: 05sl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2181
Última actualización: 2006-07-22
Tema: Circuitos Secuenciales. Sistemas Síncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada.

Ficha CompletaRef.: 05rl0__02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2427
Última actualización: 2006-06-20
Tema: Circuitos Secuenciales. Sistemas Síncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03vhl0_06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2160
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03vhl0_05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2730
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..2

Ficha CompletaRef.: 03vhl0_05_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1713
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..1

Ficha CompletaRef.: 03vhl0_05_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2352
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03vhl0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2289
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03vhl0_03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2511
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..2

Ficha CompletaRef.: 03vhl0_03_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2297
Última actualización: 2006-07-20
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..1

Ficha CompletaRef.: 03vhl0_03_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2403
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..2

Ficha CompletaRef.: 03vhl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 110
Última actualización: 2006-06-13
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..2

Ficha CompletaRef.: 03vhl0_02_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2143
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..1

Ficha CompletaRef.: 03vhl0_02_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1859
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..1

Ficha CompletaRef.: 03vhl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1695
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..2

Ficha CompletaRef.: 03vhl0_01_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2122
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable T síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03vhl0_07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2865
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que permite el cambio de nivel a flanco de subida activo de una señal.

Ficha CompletaRef.: 03vhl0_09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2460
Última actualización: 2006-06-15
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que permite el cambio de nivel a flanco de bajada activo de una señal.

Ficha CompletaRef.: 03vhl0_10e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2342
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad.

Ficha CompletaRef.: 05rl0__01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 5 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2994
Última actualización: 2006-06-20
Tema: Circuitos Secuenciales. Sistemas Síncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Descripción por flujo de datos de una puerta AND+XOR

Ficha CompletaRef.: faq20
Descripción: Se trata del esquema de un circuito propuesto que se estudia en el Capítulo de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1381
Última actualización: 2002-11-19
Tema:
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra. (soluc. alternativa)

Ficha CompletaRef.: 04vhl0_02pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2632
Última actualización: 2006-07-20
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.

Ficha CompletaRef.: 04vhl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2296
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD

Ficha CompletaRef.: 04vhl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2684
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .2

Ficha CompletaRef.: 04vhl0_01_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2172
Última actualización: 2006-07-20
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .1

Ficha CompletaRef.: 04vhl0_01_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2237
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.

Ficha CompletaRef.: 04sl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2254
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD

Ficha CompletaRef.: 04sl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2556
Última actualización: 2006-06-15
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que controla el paso de piezas de una cinta a otra.

Ficha CompletaRef.: 04rl0__02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3326
Última actualización: 2006-06-18
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .2

Ficha CompletaRef.: 04rl0__01_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3161
Última actualización: 2006-06-18
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito secuencial asíncrono que controla la cabeza lectora de un DVD .1

Ficha CompletaRef.: 04rl0__01_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2515
Última actualización: 2006-06-18
Tema: Circuitos Secuenciales. Sistemas Asíncronos
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito que permite el cambio de nivel a ambos flancos activos de una señal.

Ficha CompletaRef.: 03vhl0_11e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2054
Última actualización: 2006-06-15
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable construido a partir del circuito integrado 555.

Ficha CompletaRef.: 07sl0_10e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3035
Última actualización: 2006-06-27
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Monoestable a partir del 555, con un circ. diferenciador para los impulsos de disparo.

Ficha CompletaRef.: 07sl0_11e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3150
Última actualización: 2006-06-26
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito generador/detector de paridad CI 74180

Ficha CompletaRef.: figvhl2-42_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2178
Última actualización: 2006-07-07
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito lógico de un generador de paridad de 8 bits (segunda configuración)

Ficha CompletaRef.: figvhl2-39_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2740
Última actualización: 2006-06-17
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito lógico de un generador de paridad de 8 bits (primera configuración)

Ficha CompletaRef.: figvhl2-39_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2148
Última actualización: 2006-06-18
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

⚛ Repositorio de Objetos de aprendizaje de Electrónica

Navegación temática:

Analógica

Digital:

Electrónica General:

↯ Física

Mostrando elementos 51 al 100 de 350