Repositorio de Objetos de aprendizaje de Electrónica

Navegación temática:

Ejercicios de electrónica analógica, digital, general y física.

Analógica

Digital:

Electrónica General:

↯ Física

Mostrar: 10 - 25 - 50 - 100
Orden: Título - Tipo Mime - Fecha - Referencia

Mostrando elementos 1 al 100 de 866

100 siguientes ››

[ ⑀ ] E+ADC bipolar de doble rampa asimétrica.

Ficha CompletaRef.: 08vh0_09xe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2509
Última actualización: 2006-05-05
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits

Ficha CompletaRef.: 08r0__09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3018
Última actualización: 2006-04-16
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits

Ficha CompletaRef.: 08s0_09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2375
Última actualización: 2006-04-29
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits

Ficha CompletaRef.: 08c0__09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 63247
Última actualización: 2006-05-10
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits

Ficha CompletaRef.: 08vh0_08e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2081
Última actualización: 2006-05-05
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits

Ficha CompletaRef.: 08vh0_09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2617
Última actualización: 2006-05-01
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] ADC bipolar de doble rampa simétrica de 8 bits.

Ficha CompletaRef.: 08w0__09
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 96423
Última actualización: 2000-07-14
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 524 ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits.1 (soluc. alternativa)

Ficha CompletaRef.: 08c0__09_01pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 24292
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits.2 (soluc. alternativa)

Ficha CompletaRef.: 08c0__09_02pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 24278
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits.3 (soluc. alternativa)

Ficha CompletaRef.: 08c0__09_03pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 24298
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC bipolar de doble rampa simétrica de 8 bits.4 (soluc. alternativa)

Ficha CompletaRef.: 08c0__09_04pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 24275
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] ADC de rampa escalonada por contador de 8 bits.

Ficha CompletaRef.: 08w0__10
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 155750
Última actualización: 2000-07-14
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 529 ]

[ ⑀ ] ADC genérico de 8 bits.

Ficha CompletaRef.: 08w0__11
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 12784
Última actualización: 2000-07-14
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 541 ]

[ ⑀ ] E+ADC instantáneo de 3 bits

Ficha CompletaRef.: 08vh0_07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2486
Última actualización: 2006-05-05
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC instantáneo de 3 bits

Ficha CompletaRef.: 08r0__07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 4172
Última actualización: 2006-04-15
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC instantáneo de 3 bits

Ficha CompletaRef.: 08s0_07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3864
Última actualización: 2006-04-08
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] ADC instantáneo de 3 bits.

Ficha CompletaRef.: 08w0__07
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 13800
Última actualización: 2000-07-13
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 512 ]

[ ⑀ ] E+ADC instantáneo de 3 bits.1

Ficha CompletaRef.: 08c0__07_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 11296
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC instantáneo de 3 bits.2

Ficha CompletaRef.: 08c0__07_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 11296
Última actualización: 2006-04-02
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+ADC por aproximaciones sucesivas.

Ficha CompletaRef.: figvh8-52e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 8 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2486
Última actualización: 2006-04-24
Tema: Convertidores A/D y D/A
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04c0__04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 15268
Última actualización: 2006-04-06
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04s0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2631
Última actualización: 2006-03-19
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04w0__04
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 21398
Última actualización: 1999-01-07
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 168 ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04cv0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1803
Última actualización: 2006-03-19
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04r0__04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2931
Última actualización: 2006-03-14
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma.

Ficha CompletaRef.: 04vh0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1146
Última actualización: 2008-03-31
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aplicación de puerta OR: subcircuito de alarma. (soluc. alternativa)

Ficha CompletaRef.: 04c0__04pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 4 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 14771
Última actualización: 2006-03-20
Tema: Funciones Lógicas Básicas
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Astable construido a partir de un comparador trigger Schmitt.

Ficha CompletaRef.: 07w0_07
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 10696
Última actualización: 2003-04-12
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 240 ]

[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.

Ficha CompletaRef.: 07cl0__07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 11381
Última actualización: 2006-07-06
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.

Ficha CompletaRef.: 07rl0__07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2295
Última actualización: 2006-06-29
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.

Ficha CompletaRef.: 07sl0_07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3133
Última actualización: 2006-06-24
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt. (soluc. alternativa)

Ficha CompletaRef.: 07cl0__07pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 9803
Última actualización: 2006-06-21
Tema: Relojes y Temporizadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de capacidad con contadores síncronos comerciales

Ficha CompletaRef.: figvhl6-34e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2413
Última actualización: 2006-09-20
Tema: Circuitos Secuenciales. Registros y Contadores
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits

Ficha CompletaRef.: figvhl2-37e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3073
Última actualización: 2006-07-12
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits (2º caso)

Ficha CompletaRef.: figvhl2-37ae
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2982
Última actualización: 2006-07-12
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de la capacidad de un decodificador a 16 salidas

Ficha CompletaRef.: figrl2-29e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3495
Última actualización: 2006-06-09
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de la capacidad de un multiplexor a 32 entradas

Ficha CompletaRef.: figrl2-10e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2881
Última actualización: 2006-06-08
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Aumento de la capacidad de un multiplexor a 32 entradas

Ficha CompletaRef.: figvhl2-10e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2286
Última actualización: 2006-06-15
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Biestable J-K asíncrono

Ficha CompletaRef.: figvhl3-12_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2414
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Biestable J-K asíncrono (tabla de verdad)

Ficha CompletaRef.: figvhl3-12_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2173
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+CMOS triestado.

Ficha CompletaRef.: CMOStri
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2091
Última actualización: 2006-04-01
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Cambio de nivel activo del reloj de un biestable RS activo por nivel alto de reloj.

Ficha CompletaRef.: 03w1_08
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 29838
Última actualización: 2004-07-26
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 87 ]

[ ⑀ ] E+Característica de salida a nivel alto de una puerta NAND TTL-Estándar

Ficha CompletaRef.: 06r0__08_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1939
Última actualización: 2006-04-04
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Característica de salida a nivel alto de una puerta NAND TTL-Estándar

Ficha CompletaRef.: 06s0_08e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2187
Última actualización: 2006-03-29
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Característica de salida a nivel alto de una puerta NAND TTL-Estándar

Ficha CompletaRef.: 06c0__08_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 22671
Última actualización: 2006-05-03
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Característica de salida a nivel alto de una puerta NAND TTL-Estándar (soluc. alternativa)

Ficha CompletaRef.: 06c0__08_01pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 16770
Última actualización: 2006-04-08
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Característica de salida a nivel alto de una puerta NAND TTL-Estándar.

Ficha CompletaRef.: 06w0__03
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 60586
Última actualización: 2000-08-01
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 360 ]

[ ⑀ ] Característica de salida a nivel alto de una puerta inversora CMOS.

Ficha CompletaRef.: 06w0__07x
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 65960
Última actualización: 2000-06-25
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 379 ]

[ ⑀ ] E+Característica de salida a nivel bajo de una puerta NAND TTL-Estándar

Ficha CompletaRef.: 06c0__08_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 22613
Última actualización: 2006-05-03
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Característica de salida a nivel bajo de una puerta NAND TTL-Estándar

Ficha CompletaRef.: 06r0__08_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2501
Última actualización: 2006-04-04
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Característica de salida a nivel bajo de una puerta NAND TTL-Estándar (soluc. alternativa)

Ficha CompletaRef.: 06c0__08_02pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 14626
Última actualización: 2006-04-08
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Característica de salida a nivel bajo de una puerta NAND TTL-Estándar.

Ficha CompletaRef.: 06w1__03
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 54083
Última actualización: 2000-08-01
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página 360 ]

[ ⑀ ] E+Características de los CI 2N2222 y 1N4148.

Ficha CompletaRef.: Caracteristicas
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1523
Última actualización: 2006-04-01
Tema: Tecnologías de Circuitos Integrados Digitales
Curso: 2º
Bibliografía: Introducción a la Lógica Digital: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Cicuito selector de datos de 4 bits

Ficha CompletaRef.: figrl2-09e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2879
Última actualización: 2006-06-08
Tema: Circuitos Combinacionales
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03w0_06
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 55412
Última actualización: 2004-07-26
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 82 ]

[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03cl0__06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 12153
Última actualización: 2006-06-17
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03sl0_06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2095
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03vhl0_06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2160
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.

Ficha CompletaRef.: 03rl0__06e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2466
Última actualización: 2006-06-17
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03cvl0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2256
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03cl0__04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 11086
Última actualización: 2006-06-10
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03rl0__04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2274
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03w0_04
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 32232
Última actualización: 2004-07-26
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 76 ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03vhl0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2289
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.

Ficha CompletaRef.: 03sl0_04e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2420
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03rl0__05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3884
Última actualización: 2006-06-17
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03sl0_05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2412
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03cl0__05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 12585
Última actualización: 2006-06-10
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03cvl0_05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2174
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03vhl0_05e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2730
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable J-K síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03w0_05
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 43790
Última actualización: 2004-07-26
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 79 ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..1

Ficha CompletaRef.: 03vhl0_05_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2352
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada..2

Ficha CompletaRef.: 03vhl0_05_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1713
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable R-S activo al nivel alto.

Ficha CompletaRef.: 03w0_01
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 18633
Última actualización: 2004-07-29
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 65 ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto.

Ficha CompletaRef.: 03cvl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2349
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto.

Ficha CompletaRef.: 03rl0__01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2662
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto.

Ficha CompletaRef.: 03sl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2052
Última actualización: 2006-06-15
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto.

Ficha CompletaRef.: 03cl0__01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 9497
Última actualización: 2006-05-28
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..1

Ficha CompletaRef.: 03vhl0_01_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1637
Última actualización: 2006-07-20
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..1

Ficha CompletaRef.: 03vhl0_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1695
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..2

Ficha CompletaRef.: 03vhl0_01_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2122
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel alto..2

Ficha CompletaRef.: 03vhl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 110
Última actualización: 2006-06-13
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo.

Ficha CompletaRef.: 03rl0__02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2651
Última actualización: 2006-06-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable R-S activo al nivel bajo.

Ficha CompletaRef.: 03w0_02
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 20871
Última actualización: 2004-07-29
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 68 ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo.

Ficha CompletaRef.: 03sl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2099
Última actualización: 2006-06-13
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo.

Ficha CompletaRef.: 03cl0__02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 9272
Última actualización: 2006-05-28
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo.

Ficha CompletaRef.: 03cvl0_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2121
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo. (soluc. alternativa)

Ficha CompletaRef.: 03cl0__02pe
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 9268
Última actualización: 2006-05-29
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..1

Ficha CompletaRef.: 03vhl0_02_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1859
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S activo al nivel bajo..2

Ficha CompletaRef.: 03vhl0_02_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2143
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03sl0_03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2475
Última actualización: 2006-06-13
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03cvl0_03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 1504
Última actualización: 2006-07-18
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03rl0__03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 3025
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03vhl0_03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2511
Última actualización: 2006-06-14
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03w0_03
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-ewb ( Electronics Workbench 5.1 ó superior )
◕ Tamaño (bytes): 26158
Última actualización: 2003-07-26
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página 74 ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel.

Ficha CompletaRef.: 03cl0__03e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 10870
Última actualización: 2006-06-10
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..1

Ficha CompletaRef.: 03vhl0_03_01e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2403
Última actualización: 2006-07-19
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable R-S síncrono activo por nivel..2

Ficha CompletaRef.: 03vhl0_03_02e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2297
Última actualización: 2006-07-20
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable T síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03cl0__07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
◕ Tamaño (bytes): 9501
Última actualización: 2006-06-17
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

[ ⑀ ] E+Circuito biestable T síncrono activo por flanco de bajada.

Ficha CompletaRef.: 03rl0__07e
Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
◕ Tamaño (bytes): 2463
Última actualización: 2006-06-16
Tema: Circuitos Secuenciales. Biestables
Curso: 2º
Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

⚛ Repositorio de Objetos de aprendizaje de Electrónica

Navegación temática:

Analógica

Digital:

Electrónica General:

↯ Física

Mostrando elementos 1 al 100 de 866