Avanzada

Navegación temática:

Ejercicios de electrónica analógica, digital, general y física.

Analógica

Digital:

Electrónica General:

↯ Física

  1. Campo Eléctrico
  2. Dieléctricos. Dipolo Eléctrico
  3. Circuitos Eléctricos. Análisis de Redes
  4. Campo Magnético
  5. Fenómenos Transitorios
  6. Régimen Estacionario Senoidal
  7. El diodo de unión
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.
  • Ficha CompletaRef.: 07rl0__07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2295
  • Última actualización: 2006-06-29
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.
  • Ficha CompletaRef.: 07cl0__07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 11381
  • Última actualización: 2006-07-06
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt.
  • Ficha CompletaRef.: 07sl0_07e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3133
  • Última actualización: 2006-06-24
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Astable construido a partir de un comparador trigger Schmitt. (soluc. alternativa)
  • Ficha CompletaRef.: 07cl0__07pe
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 7 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 9803
  • Última actualización: 2006-06-21
  • Tema: Relojes y Temporizadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de capacidad con contadores síncronos comerciales
  • Ficha CompletaRef.: figvhl6-34e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 6 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2413
  • Última actualización: 2006-09-20
  • Tema: Circuitos Secuenciales. Registros y Contadores
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits
  • Ficha CompletaRef.: figvhl2-37e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3073
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de los comparadores de magnitud a 8 bits (2º caso)
  • Ficha CompletaRef.: figvhl2-37ae
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2982
  • Última actualización: 2006-07-12
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de un decodificador a 16 salidas
  • Ficha CompletaRef.: figrl2-29e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 3495
  • Última actualización: 2006-06-09
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de un multiplexor a 32 entradas
  • Ficha CompletaRef.: figvhl2-10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2286
  • Última actualización: 2006-06-15
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Aumento de la capacidad de un multiplexor a 32 entradas
  • Ficha CompletaRef.: figrl2-10e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2881
  • Última actualización: 2006-06-08
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Biestable J-K asíncrono
  • Ficha CompletaRef.: figvhl3-12_01e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2414
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Biestable J-K asíncrono (tabla de verdad)
  • Ficha CompletaRef.: figvhl3-12_02e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2173
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Cicuito selector de datos de 4 bits
  • Ficha CompletaRef.: figrl2-09e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 2 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2879
  • Última actualización: 2006-06-08
  • Tema: Circuitos Combinacionales
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03sl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2095
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03vhl0_06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2160
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03rl0__06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2466
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por flanco de subida.
  • Ficha CompletaRef.: 03cl0__06e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 12153
  • Última actualización: 2006-06-17
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03rl0__04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2274
  • Última actualización: 2006-06-16
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03cvl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2256
  • Última actualización: 2006-07-19
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03sl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2420
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03cl0__04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 11086
  • Última actualización: 2006-06-10
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable D síncrono activo por nivel.
  • Ficha CompletaRef.: 03vhl0_04e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2289
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.
  • Ficha CompletaRef.: 03cl0__05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-spice ( MicroCAP 9.0 ó superior )
  • ◕ Tamaño (bytes): 12585
  • Última actualización: 2006-06-10
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.
  • Ficha CompletaRef.: 03sl0_05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2412
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]
[ ⑀ ] E+Circuito biestable J-K síncrono activo por flanco de bajada.
  • Ficha CompletaRef.: 03vhl0_05e
  • Descripción: Se trata del esquema de un circuito resuelto que se estudia en el Capítulo 3 de la bibliografía indicada.
  • Tipo Mime: application/x-orcad ( OrCAD 9.1 ó superior )
  • ◕ Tamaño (bytes): 2730
  • Última actualización: 2006-06-14
  • Tema: Circuitos Secuenciales. Biestables
  • Curso: 2º
  • Bibliografía: Lógica Digital Integrada: Teoría, Problemas y Simulación [ Página N/D ]

© UNED 2008 | ℹ Ayuda | ⌂ uned.es